赶过上下班早晚高峰地铁的人，大概就能体会到，车厢里人挨人，紧紧贴在一起，脚不落地甚至都不会摔倒，再继续往里塞人，人与人可能就会相互干扰、推搡。

这似乎是已经达到极限了。

之前聊过，芯片要想在现在的基础上，继续变得更强大，光靠死磕纳米制程已经不够用了，因为3纳米以下已经触及物理极限、成本暴涨了。

所以，行业里出现了一套新思路——“韬定律”。如果把它的V1版本看成是画了一张漂亮的效果图，那最近发布的V2版本，就相当于直接甩出了施工图纸、钢筋标号，甚至把未来五到十年的竣工计划都给排好了。

接下来，就借着这份刚出炉的V2版论文，看看先进封装到底从哪三条路走，能把芯片的性能、能效和集成度再往上拉一个新台阶。

“向上堆叠。”

向上堆叠，但这次还有点像是给芯片装上了变速箱。

芯片的3D堆叠，简单一点的理解，就像盖个小高层，把逻辑、存储等各种芯片面对面或背靠背粘在一起，让他们用最短的路径，相互连接起来。

这个思路本身并不新鲜，但V2版论文给出了一个关键的工程落地细节，叫着Logic Folding（逻辑折叠），并且给它引入了一个特别形象的词，叫Gear Ratio（齿比）。

怎么理解这事呢？可以把传统芯片想象成一辆只有固定挡位的汽车，跑平路还行，一遇到陡坡就不太行了，开过手动挡汽车的，大概就能更直观体会到上坡不换挡的感受了。

而有了“齿比”概念，就相当于给芯片内部的数据流通装上了一台精密的多挡变速箱。在计算高峰期，它可以降挡增扭，把能效拉到极致；在需要海量数据吞吐时，又能瞬间升挡提速，把带宽直接拉满。

这样做，带来的结果是什么呢？相关业内人士，公开透露，2026年秋季要发布的新麒麟芯片，将是第一个完整的“韬芯片”，相比2025年的产品，它在性能、集成度、晶体管密度上的提升是“跳跃性”的。这种“跳跃”，很可能就源自这颗被精密调校过的“内部齿轮”。

“横向组团。”

横向组团，这里有点要进化成超级积木的意味。

单颗芯片的能力终究有限，于是有了Chiplet（芯粒）技术，把不同功能的芯片像堆积木一样拼在一起用。

V2版论文在这个方向上，不光讲了未来要怎么拼，更把未来产品化的演进路线图描述出来了。论文里新增了多代芯片量产演进参数表，直接展示了从麒麟2026到2029的演进逻辑。这样一来，这就有点像是一张看得见、摸得着的路线图，每一代的集成度和能效跳跃，都有了工程数据的支撑。

而对于AI算力平台，路线图更是细化到了十年之后。

2030年前后，逻辑折叠技术将首次被引入AI加速器产品，并逐步向3D Folding架构演进。

2035年前后，在逻辑折叠、3D Folding、统一总线（Unified Bus）和Hi-ONE等多项技术的协同作用下，AI硬件的整体集成度，预计将在2026年的基础上，再提升100倍以上。

由此看来，这大概就像搭积木，不仅积木块的种类越来越丰富，连拼接的接口标准和整栋建筑的力学结构都被重新设计了。对于普通人来说，这意味着未来你手里的移动设备，其AI算力密度可能达到今天难以企及的高度，真正实现让大模型在普通人的手机里落户。

“向下扎根。”

把房子盖高、把积木拼好之后，还有一个最根本的问题，那就地基和配套的交通枢纽问题了。如果芯片之间的连接道路还是坑坑洼洼的泥泞小道，那上面跑的车再快也没用。

这就涉及先进封装里最基础也最重要的一环，互连。无论是超高密度的铜混合键合，还是扇出型晶圆级封装，都是为了在芯片之间修通数据高速路。

但V2版论文最有价值的一句话，可能不在于某个具体技术参数，而在于何庭波的一句留在文末的话：“未来十年技术发展框架已然清晰，仍存在诸多待解难题，仅凭单一企业无法攻克。工具链、行业标准、性能基准、器件物理、商业模型等领域，都需要全行业协同共创。”

怎么理解这句话？这就好像传达出了，路的方向知道了，但铺路的材料、交通规则、甚至是驾照考试标准，都得大家坐下来一起定。这不是一家公司的事，而是整个半导体生态圈的事。

此外，巧合的是，就在下周（7月17日至20日），2026世界人工智能大会就要在上海拉开帷幕了。根据公开信息，昇腾会在这次大会上集中展示最新的产品与解决方案，包括业界最大规模超节点Atlas 950 SuperPoD的真机首展。这些产品从论文走向展台，本身就是“协同共创”的一个注脚，技术得拿出来让大家看得见、测得了，才能在产业链里真正扎根。

“写在最后。”

顺着韬定律V2版本捋完这三条路，大概能发现一个事实，芯片的提质升级已经不是某一个环节的独角戏了。

向上堆叠，是在纵向空间里用变速箱逻辑精打细算；横向组团，是在系统层面用堆积木思维来排版布局；向下扎根，则是在行业生态里修路搭桥。这三条路交织在一起，才撑起了未来十年芯片继续往前狂奔的可能性。

参考资料：
广州日报.在AI算力领域将“大展拳脚”：“韬定律”V2版论文发布两日点击量超27万.2026年7月6日.